中文/英文  |
加载中
Risc-v開發
  • 基于飛利信MCU芯片的安全應用
  • 開發資料下載
  • 一、RISC-V動態跟蹤及曆史發展情況[下載↓]

    RISC-V(简称ISA,instruction set architecture)是加州大学伯克利分校(UC Berkeley)设计并发布的一种开源指令集架构,其目标是成为指令集架构领域的Linux,应用覆盖IOT(Internet of Things)设备、桌面计算机、高性能计算机等众多领域。

  • 當前指令集架構存在的一些問題,是RISC-V産生的原因:

    絕大多數指令集架構都是受專利保護的,限制了競爭的同時也扼制了創新。(可歸納爲專利保護性)

    當前的指令集架構都比較複雜,不適合學術研究,而且很多複雜性是因爲一些不合理的設計或者背負曆史包袱所帶來的。(可歸納爲複雜性)

    當前的指令集架構都是針對某一領域的,爲此對應的指令集架構針對該領域做了大量的領域特定優化,缺乏一個統一的架構可以適用多個領域。(可歸納爲針對性)

    商業的指令集架構容易受企業發展狀況的影響,比如:Alpha架構就隨著DEC公司的被收購而幾近消失。(同企業發展關聯性強)

    當前已有的各種指令集架構不便于針對特定的應用進行自定義擴展。(可擴展性差)

  • 在第4屆Risc-v專題研討會上宣布成立了Risc-v基金會,Risc-v即將進入一個快速發展的階段。

    有若幹成熟的、可商業化的、采用Risc-v架構的芯片問世,並得到大規模應用;

    性能逼近主流桌面處理器;

    主流處理器與采用Risc-v架構的開源處理器組成的異構系統;(異構系統的形成)

    移植到Risc-v架構的操作系統更加穩定可靠;

    采用上百個簡單Risc-v核的多核並行計算;

    計算機教學中采用Risc-v作爲範例教學;

    調試功能得到進一步加強。

  • RISC-V的最終目標

    將ISA打造成完全開放的指令集架構,免費提供給學術界和工業界。

    能夠適合直接在硬件上實現。

    避免對某一種微體系結構風格或者實現技術“過度體系結構化(over-architecting)”的ISA,但是也能夠高效地利用任何一種技術實現。

    支持通用的軟件開發

    ISA支持豐富的用戶級ISA擴展和各種特殊的變種。

    對應用程序、操作系統內核、硬件實現的32位、64位地址空間變種。

    ISA支持高度並行的多核、衆核實現,包括異構多處理器等。

    可選的變長指令,支持擴展可用的指令編碼空間、支持一個可選的密集指令編碼,以提高性能、靜態代碼大小和能耗效率。

    一個可完全虛擬化的ISA,以簡化虛擬機監督管理器(Hypervisor)的開發。

    ISA支持新的管理員級(supervisor-level)和虛擬機監督管理級(hypervisor-level)ISA設計。

  • 三 RISC-V相关技术文档[下載↓]
  • 1 RV32I基本整数指令集

    1.1基本整數子集的程序員模型

    1.2基本指令格式

    1.3立即數編碼變種

    1.4整數計算指令

    1.5控制轉移指令

    1.6 Load和store指令

    1.7 存储器模型

    1.8 控制和状态寄存器指令

  • 2 RV32E、RV64I、RV128I基本整数指令集

    由于飛利信參照開源指令集Rv32IMC進行MCU芯片研發,其他指令集技術文檔不作具體翻譯,如有需要,詳見https://riscv.org/specifications/ Chapter 3-5。

  • 四 RISC-V知识产权使用说明[下載↓]

    BSD许可证是一个自由软件许可协议,对使用和重新分发软件施加最小的限制。这和版权许可证形成鲜明对比,达到互惠互利共享的要求。最初的BSD许可协议是用于其同名Berkeley Software stribution(BSD)类unix操作系统。最初的版本已经修改,修改后的BSD许可证在今天广泛使用,类似于最初BSD许可证版本。BSD许可证是一个简单的许可,只需要在BSD许可下以源代码格式重新分发所有代码。

  • 五 飞利信MCU芯片遵循的开源指令集Rv32IMC标准特点中文介绍[下載↓]

    标准ISA扩展是由单个字母构成的名字。例如,基本整数核心的最前面4个标准扩展是:“M”表示整数乘法和除法,“A”表示原子性存储器指令,“F”表示单精度浮点指令,“D”表示双精度浮点指令。任何RISC-V指令集变种,都可以简洁地通过将基本整数前缀和所包含的扩展连接起来描述。例如,“RV64IMAFD”。RISC-V ISA标准扩展使用了其他的保留字母,例如“Q”表示四精度浮点,“C”表示16位压缩指令格式。

    Rv32IMC是Risc-v ISA的重要变体之一,BottleRocket在GitHub 进行了RV32IMC微处理器的开源实现。